INTEL CORP TESI MAGISTRALE
Intel Corp is announcing the opening in Rome of a new R&D Design center for development and design of 3D NAND non volatile memories.
3D NAND memories is a fast growing segment that is providing reliable and high performance data storage for productivity and gaming on
laptops in the Client SSD market and assuring greater reliability and durability while avoiding bottlenecks in HDD based Data center
The Design center, with the vision to be one of the most stimulating place to work, will look for a strong connection with universities, supporting
internship programs aimed to circuit design for memories and will look to attract new college grades and expert engineers from all over Italy and Europe.
New collaboration, flexibility and hybrid work model will be the key enablers of this vision and will facilitate a fast growing path of our new Intel R&D design center in Rome.
If interested to internship program, please feel free to reach Tommaso Vali : tommaso.vali@intel.com or V
Possibili argomenti di Tesi Magistrale
Contatto in Sapienza: Prof. Fernanda Irrera (fernanda.irrera@uniroma1.it)
Wordline drivers for Nand flash memory
Le memorie NAND FLASH sono oggi le principali memorie non volatili presenti sul mercato.
La tecnologia 3D, ormai alla 7th generazione, e’ stata la principale innovazione degli ultimi dieci anni per
Incrementare la densità’ per unita’di area seguita poi dal concetto di totale periferia sotto l’array (CuA perizero).
Incrementare il numero di strati, che rappresentano le WorLine dell’array di memoria,
Sono il modo più diretto e immediato per incrementare la densità’ per unita’ di area.
L’aumento costante di wordlines incrementa sensibilmente le circuiterie di controllo di riga (WL-Drivers).
LA tesi “Wordline drivers for Nand flash memory ” analizzerà le diverse soluzioni circuitali attualmente implementate
Ricercando soluzioni architetturali che riducono l’area occupata, migliorino l’affidabilità’e le performance.
Internal decision algorithm based on the data analysis for Nand flash memory : algo flow decision circuits
Le memorie NAND FLASH sono oggi le principali memorie non volatili presenti sul mercato.
La tecnologia 3D, ormai alla 7th generazione, e’ stata la principale innovazione degli ultimi dieci anni per
Incrementare la densità’ per area seguita poi dal concetto di totale periferia sotto l’array (CuA perizero).
Il miglioramento costante delle performance ha permesso poi di usare memorie Multi Bit (TLC-QLC) in un range sempre più ampio di applicazioni.
Il miglioramento delle performance e’ in parte dovuto a un costante miglioramento dei parametri tecnologici
della memoria e In parte all'utilizzo si algoritmi intelligenti per la gestione della memoria stessa.
LA tesi “Internal decision algorithm based on the data analysis for Nand flash memory”
si concentrera’ sulla progettazione di un circuito di conteggio veloce e compatto
Che permetterà di definire le informazioni necessarie a implementare gli algoritmi avanzati per la gestione della memoria.
NAND controller (FSM vs microcontroler architectrure ) analysis and tradeoffs
Le memorie NAND FLASH sono oggi le principali memorie non volatili presenti sul mercato.
La tecnologia 3D, ormai alla 7th generazione, e’ stata la principale innovazione degli ultimi dieci anni per
Incrementare la densità’ per area seguita poi dal concetto di totale periferia sotto l’array (CuA perizero).
Il miglioramento costante delle performance ha permesso poi di usare memorie Multi Bit (TLC-QLC) in un range sempre più ampio di applicazioni.
La flessibilita’ legata alla possibilita’ di poter adattare gli algoritmi della NAND alle nuove necessita’ richiede una architettura del controllore interno
altamente programmabile. Ma una architettura piu’ rigida , basata su FSM e meno programmabile sembra incontrare meglio requisiti di area e velocita’.
La attivita’ di tesi sara ‘ mirata ad analizzare le figure di merito ed I tradeoff dei due approcci per diversi segmenti di mercato in cui le NAND vengono utilizzate.